Infineon AEC-Q100 Grados 2 y 3 SDRAM, 64 MB, Superficie, Bola FBGA-24 8 bit, 24 pines

La DRAM de Infineon es una DRAM de actualización automática CMOS de alta velocidad con interfaz HYPERBUS. La matriz de la DRAM utiliza celdas dinámicas que requieren una actualización periódica. La lógica de control de actualización dentro del dispositivo gestiona las operaciones de actualización en la matriz DRAM cuando la memoria no se está leyendo o escribiendo activamente por la interfaz maestra HYPERBUS. Puesto que el host no es necesario para gestionar ninguna operación de actualización, la matriz de la DRAM es para el host como una memoria que usa celdas estáticas que retienen los datos sin actualización. Por lo tanto, la memoria se describe con mayor precisión como Pseudo RAM estática.

Velocidad de reloj máxima de 200 MHz