Intelligent Memory AEC SDRAM IM2G16D2DBBG-25, 1 Gb, Superficie, Bola FBGA-84 16 bit, 84 pines
- Código RS:
- 588-595
- Referência do fabricante:
- IM2G16D2DBBG-25
- Fabricante:
- Intelligent Memory
Subtotal (1 unidade)*
45,18 €
Entrega GRÁTIS para pedidos superiores a 95,00 €
Fora de stock temporariamente
- Envio a partir do dia 12 de fevereiro de 2027
Precisa de mais unidades? Insira a quantidade desejada e clique em "Verificar datas de entrega".
Unidad(es) | Por unidade |
|---|---|
| 1 + | 45,18 € |
*preço indicativo
- Código RS:
- 588-595
- Referência do fabricante:
- IM2G16D2DBBG-25
- Fabricante:
- Intelligent Memory
Especificações
Documentação Técnica
Legislação e Conformidade
Detalhes do produto
Seleciona um o mais atributos para encontrar produtos semelhantes.
Selecionar tudo | Atributo | Valor |
|---|---|---|
| Marca | Intelligent Memory | |
| Tamaño de la memoria | 1Gb | |
| Tipo de producto | SDRAM | |
| Ancho del bus de datos | 16bit | |
| Frecuencia del reloj máxima | 533MHZ | |
| Tiempo de acceso aleatorio máximo | 2.5ns | |
| Tipo de montaje | Superficie | |
| Encapsulado | Bola FBGA-84 | |
| Número de pines | 84 | |
| Temperatura de Funcionamiento Mínima | -40°C | |
| Temperatura de funcionamiento máxima | 95°C | |
| Certificaciones y estándares | JEDEC, RoHS | |
| Tensión de alimentación máxima | 1.9V | |
| Estándar de automoción | AEC | |
| Tensión de alimentación mínima | 1.7V | |
| Selecionar tudo | ||
|---|---|---|
Marca Intelligent Memory | ||
Tamaño de la memoria 1Gb | ||
Tipo de producto SDRAM | ||
Ancho del bus de datos 16bit | ||
Frecuencia del reloj máxima 533MHZ | ||
Tiempo de acceso aleatorio máximo 2.5ns | ||
Tipo de montaje Superficie | ||
Encapsulado Bola FBGA-84 | ||
Número de pines 84 | ||
Temperatura de Funcionamiento Mínima -40°C | ||
Temperatura de funcionamiento máxima 95°C | ||
Certificaciones y estándares JEDEC, RoHS | ||
Tensión de alimentación máxima 1.9V | ||
Estándar de automoción AEC | ||
Tensión de alimentación mínima 1.7V | ||
La DDR DRAM de memoria inteligente alcanza velocidades de transferencia de datos de alta velocidad empleando una arquitectura de chip que preconfigura múltiples bits y sincroniza los datos de salida con un reloj del sistema. Admite frecuencias de sistema de hasta 533 MHz, lo que permite un rendimiento rápido y eficaz. El diseño incluye bancos internos para el funcionamiento simultáneo y utiliza una arquitectura prefetch de 4 bits para aumentar el rendimiento de los datos.
Conforme a RoHS
Autorrenovación parcial de la matriz PASR
Actualización automática y autorrenovación