Alliance Memory SDRAM, 1 GB, Superficie, FBGA 16 bit, 84 pines

A imagem representada pode não ser a do produto

Desconto aplicável por quantidade

Subtotal (1 bandeja de 209 unidades)*

1 386,924 €

Add to Basket
Selecione ou digite a quantidade
Fora de stock temporariamente
  • Envio a partir do dia 25 de maio de 2026
Precisa de mais unidades? Insira a quantidade desejada e clique em "Verificar datas de entrega".
Unidad(es)
Por unidade
Por Bandeja*
209 - 2096,636 €1 386,92 €
418 - 4186,59 €1 377,31 €
627 - 8366,171 €1 289,74 €
1045 - 18815,906 €1 234,35 €
2090 +5,72 €1 195,48 €

*preço indicativo

Código RS:
230-8436
Referência do fabricante:
AS4C64M16D2A-25BIN
Fabricante:
Alliance Memory
Seleciona um o mais atributos para encontrar produtos semelhantes.
Selecionar tudo

Marca

Alliance Memory

Tamaño de la memoria

1GB

Tipo de producto

SDRAM

Organización

64M x 16

Ancho del bus de datos

16bit

Número de líneas de bus

13bit

Frecuencia del reloj máxima

400MHz

Número de bits por palabra

16

Tiempo de acceso aleatorio máximo

0.4ns

Tipo de montaje

Superficie

Encapsulado

FBGA

Temperatura de Funcionamiento Mínima

-40°C

Número de pines

84

Temperatura de funcionamiento máxima

95°C

Longitud

8.1mm

Certificaciones y estándares

RoHS

Anchura

12.5 mm

Altura

1.2mm

Serie

AS4C64M16D2A

Tensión de alimentación máxima

1.9V

Estándar de automoción

No

Tensión de alimentación mínima

1.7V

El Alliance Memory AS4C64M16D2A es una memoria de acceso aleatorio dinámica síncrona (SDRAM) de doble velocidad de datos (DDR2) CMOS de alta velocidad que contiene 1024 Mbits en una E/S de datos de 16 bits de ancho. Está configurado internamente como DRAM de 8 bancos, 8 bancos x 8MB direcciones x 16 E/S. El dispositivo está diseñado para cumplir con las características clave de DRAM DDR2, como CAS# publicado con latencia aditiva, latencia de escritura = latencia de lectura -1, ajuste de impedancia de controlador de chip (OCD) y terminación en matriz (ODT).

Compatible con la especificación de fluctuación de reloj JEDEC

Funcionamiento completamente síncrono

Velocidad de reloj rápida: 400 MHz

Reloj diferencial, CK y CK#

Estroboscopio de datos diferencial/sencillo bidireccional DQS y DQS#

8 bancos internos para operaciones simultáneas

arquitectura de recuperación previa de 4 bits

Inte

Links relacionados