Infineon AEC-Q100 Memoria flash NI, SPI S25FL256SAGMFVR00 256 MB, 32M x 8 bits, SOIC, 16 pines

Esta familia de dispositivos se conecta a un sistema host a través de un SPI. Se admiten entradas y salidas serie de un solo bit SPI tradicionales (E/S única o SIO), así como comandos serie de dos bits (E/S doble o DIO) y cuatro bits (E/S cuádruple o QIO) opcionales. Esta interfaz de ancho múltiple se denomina E/S múltiple SPI o MIO. Además, la familia FL-S añade soporte para comandos de lectura DDR para SIO, DIO y QIO que transfieren direcciones y leen datos en ambos bordes del reloj. La arquitectura Eclipse dispone de un búfer de programación de página que permite programar hasta 128 palabras (256 bytes) o 256 palabras (512 bytes) en una sola operación, lo que resulta en una programación y borrado efectivos más rápidos que el programa SPI de generación anterior o los algoritmos de borrado. La ejecución de código directamente desde la memoria flash a menudo se denomina ejecución en lugar o XIP. Mediante el uso de dispositivos FL-S con las velocidades de reloj más altas admitidas, con comandos QIO o DDR-QIO, la velocidad de transferencia de lectura de instrucciones puede igualar o superar las memorias flash NOR de interfaz paralela, asíncronas y tradicionales al tiempo que reduce drásticamente el recuento de señal. Los productos S25FL128S y S25FL256S ofrecen altas densidades junto con la flexibilidad y el rendimiento rápido requeridos por una gran variedad de aplicaciones integradas. Son ideales para sombreado de código, XIP y almacenamiento de datos.