Dispositivo lógico de programación compleja CPLD ATF1504ASL-25AU44, Atmel 64 celdas, 32 I/O, EEPROM 10 bloques, En el

Ver tudo CPLDs

Subtotal 2 unidades (fornecido em tabuleiro)*

10,51 €

Add to Basket
Selecione ou digite a quantidade
Em stock
  • Mais 4 unidade(s) para enviar a partir do dia 12 de janeiro de 2026
Precisa de mais unidades? Insira a quantidade desejada e clique em "Verificar datas de entrega".
Unidad(es)
Por unidade
2 +5,255 €

*preço indicativo

Opções de embalagem:
Código RS:
177-3643P
Referência do fabricante:
ATF1504ASL-25AU44
Fabricante:
Microchip
Seleciona um o mais atributos para encontrar produtos semelhantes.
Selecionar tudo

Marca

Microchip

Nombre de la Familia

Atmel

Número de Macrocélulas

64

Número de E/Ss del Usuario

32

Tipo de Memoria

EEPROM

Número de Bloques/Elementos Lógicos

10

Programabilidad en Sistema

En el sistema

Tipo de Montaje

Montaje superficial

Tipo de Encapsulado

TQFP

Conteo de Pines

44

Temperatura Máxima de Funcionamiento

+85 °C

Temperatura de Funcionamiento Mínima

-40 °C

Retardo de Propagación

7.5ns

Control de Habilitación de Salida Individual

Sí

Dimensiones

10.1 x 10.1 x 1.05mm

Altura

1.05mm

Longitud

10.1mm

Tensión de Alimentación Máxima de Funcionamiento

3,6 V

Ancho

10.1mm

Soporte de Reprogramabilidad

Sí

Tensión de Alimentación de Funcionamiento Mínima

3 V

COO (País de Origem):
US
El Atmel ®ATF1504AS(L) es un dispositivo lógico de programación compleja (CPLD) de altas prestaciones y alta densidad que utiliza la tecnología de memoria de borrado eléctrico de Atmel. Con 64 macrocélulas lógicas y hasta 68 entradas, integra fácilmente la lógica de varios TTL, SSI, MSI, LSI y PLD clásicos.

Dispositivo lógico programable complejo eléctricamente borrable de alta densidad

y alto rendimiento

64 macroceldas

5 términos de producto por macrocelda, ampliable a 40 por macrocelda

44, 84, 100 contactos

Retardo máximo contacto a contacto de 7,5 ns

Funcionamiento registrado a un máximo de 125 MHz

Recursos de enrutamiento mejorados

Capacidad de programación en sistema (ISP) a través de JTAG

Macrocélula lógica flexible

Biestables configurables con bloqueo D/T

Señales de control de registro individuales y globales

Activación de salida global e individual

Velocidad de subida de salida ajustable

Links relacionados