SRAM Microchip, 64kbit, 8k x 8 bits, 1MHZ, SOIC-8-8, VCC máx. 3,6 V

Corriente en espera: 500 μA (máximo)

Corriente de hibernación: 3 μA (máximo)
La copia de seguridad no volátil basada en celdas duplica la célula por celda de la matriz SRAM y transfiere todo Datos hacia/desde celdas SRAM en paralelo (todas las celdas al mismo tiempo)
Transferencias de datos invisibles a usuario: Nivel VCC controlado dentro del dispositivo, SRAM guardada automáticamente en interrupción de alimentación, SRAM restaurada automáticamente en retorno VCC
100.000 copias de seguridad mínimo (a 20 °C)
100 años de retención (a 20 °C)