Cypress Semiconductor, CY7C1412KV18-250B

La serie CY7C1412KV18 de Cypress Semiconductor son SAM con canalización síncrona de 1,8 V equipados con arquitectura QDR II. La arquitectura QDR II consta de dos puertos independientes: El puerto de lectura y el puerto de escritura para acceder a la matriz de memoria. El puerto de lectura tiene salidas de datos dedicadas para admitir operaciones de lectura y el puerto de escritura tiene entradas de datos dedicadas para admitir operaciones de escritura.

Reloj de 333 MHz para ancho de banda alto
Ráfaga de dos palabras en todos los accesos
Doble velocidad de datos (DDR) Interfaces en los puertos de lectura y escritura a 333 MHz
Relojes de dos entradas para temporización DDR precisa
Dos relojes de entrada para datos de salida para minimizar la desviación del reloj y las descorrespondencias de tiempo de vuelo
Los relojes de eco simplifican la captura de datos en sistemas de alta velocidad
El bus de entrada de dirección multiplexada simple bloquea las entradas de dirección para los puertos de lectura y escritura