El módulo AL460A HD-FIFO está diseñado para evaluar el chip integrado AL460A HD-FIFO. Dispone de dos chips AL460A-7-PBF o AL460A-13-PBF integrados que funcionan en paralelo, expandiendo el ancho del bus hasta 32 bits. Hay señales de control y señales de bus de datos disponibles en dos conectores de 50 contactos; un conector está reservado para controles de escritura y el bus de datos de entrada; el otro es para controles de lectura y el bus de datos de salida. El chip AL460 está diseñado con una interfaz de bus clara, lo que reduce los esfuerzos de implementación y depuración, y ayuda a los clientes a desarrollar de manera más rápida y eficaz. Esta placa está diseñada y optimizada especialmente para integrarse fácilmente como un módulo complementario en sistemas existentes, lo que reduce apreciablemente los problemas de diseño de comunicación que suelen encontrarse al readaptar.
Memoria FIFO 8M x 32 bits, densidad de 256 Mbits Operaciones de escritura / lectura síncrona de 32 bits de 150 MHz (AL460A-13-EVB-A0), 75 MHz (AL460A-7-EVB-A0) máximo Rendimiento de 4,8 Gbps máximo Fuente de alimentación de 3,3 V Control de E/S programable Admite modo de búfer doble (acceso a bastidores superiores e inferiores 4M x 32 bits) Control de polaridad seleccionable
El módulo AL460A HD-FIFO está diseñado para evaluar el chip integrado AL460A HD-FIFO. Dispone de dos chips AL460A-7-PBF o AL460A-13-PBF integrados que funcionan en paralelo, expandiendo el ancho del bus hasta 32 bits. Hay señales de control y señales de bus de datos disponibles en dos conectores de 50 contactos; un conector está reservado para controles de escritura y el bus de datos de entrada; el otro es para controles de lectura y el bus de datos de salida. El chip AL460 está diseñado con una interfaz de bus clara, lo que reduce los esfuerzos de implementación y depuración, y ayuda a los clientes a desarrollar de manera más rápida y eficaz. Esta placa está diseñada y optimizada especialmente para integrarse fácilmente como un módulo complementario en sistemas existentes, lo que reduce apreciablemente los problemas de diseño de comunicación que suelen encontrarse al readaptar.
Memoria FIFO 8M x 32 bits, densidad de 256 Mbits Operaciones de escritura / lectura síncrona de 32 bits de 150 MHz (AL460A-13-EVB-A0), 75 MHz (AL460A-7-EVB-A0) máximo Rendimiento de 4,8 Gbps máximo Fuente de alimentación de 3,3 V Control de E/S programable Admite modo de búfer doble (acceso a bastidores superiores e inferiores 4M x 32 bits) Control de polaridad seleccionable