Circuito integrado biestable, CI biestable, 74HC73D-Q100J, HC, CMOS

Flip-flop JK con activación de borde negativo doble de Nexperia con entradas individuales de J, K, reloj (nCP) y restablecimiento (nR) y salidas nQ y nQ complementarias. Las entradas J y K deben ser estables un tiempo de configuración antes de la transición de reloj de ALTO a BAJO para un funcionamiento predecible. (nR) es asincrónico, cuando BAJO anula las entradas de datos y reloj, forzando la salida nQ BAJO y la salida nQ ALTO. La acción de disparador de Schmitt en la entrada de reloj hace que el circuito sea muy tolerante a tiempos de subida y bajada del reloj más lentos. Las entradas incluyen diodos de fijación. Esto permite el uso de resistencias de limitación de corriente para la conexión de entradas con tensiones por encima de VCC.

Homologado como producto de automoción según AEC-Q100 (grado 1)
Especificado de -40 a 85 °C y de -40 a 125 °C
Disipación de baja potencia CCMOS
Amplio margen de tensión de alimentación de 2 a 6 V
Alta inmunidad al ruido
Rendimiento de enclavamiento superior a 100 mA según JESD 78 Clase II Nivel B