Búfer de reloj 9DB102BGLF, TSSOP, 20-pin

El búfer de retardo cero de Renesas Electronics admite requisitos de reloj PCI express. se acciona por un par de salida SRC diferencial de un reloj principal conforme con ICS CK410/CK505. Atenua el jitter en el reloj de entrada y tiene un ancho de banda PLL seleccionable para maximizar el rendimiento en sistemas con o sin reloj de espectro extendido.

Contacto CLKREQ para salidas 1 y 4/activación de salida para aplicaciones de tarjeta express PLL o modo de derivación/PLL puede desactivar el reloj de entrada Ancho de banda PLL seleccionable/minimiza el pico de jitter en el espectro de difusión de PLL descendente/pistas de reloj de entrada de difusión para interfaz SMBus EMI baja/las salidas no utilizadas se pueden desactivar Rango de temperatura industrial disponible