Búfer de reloj 9DB1233AGLF, TSSOP-64, 64-pin

El búfer de retardo cero Renesas Electronics 9DB1233 admite requisitos PCIe Gen3, al tiempo que es compatible con versiones anteriores PCIe Gen2 y Gen1. El 9DB1233 se acciona mediante un par de salida SRC diferencial de un IDT 932S421 o 932SQ420 o un generador de reloj principal equivalente. Atenúa la fluctuación en el reloj de entrada y tiene un ancho de banda PLL seleccionable para maximizar el rendimiento en sistemas con o sin reloj de amplio espectro.

3 direcciones SMBus seleccionables