- Código RS:
- 865-1439
- Referência do fabricante:
- Si53119-EK
- Fabricante:
- Skyworks Solutions Inc
Produto Descatalogado
- Código RS:
- 865-1439
- Referência do fabricante:
- Si53119-EK
- Fabricante:
- Skyworks Solutions Inc
Documentação Técnica
Legislação e Conformidade
Detalhes do produto
Placa de evaluación para búfer de reloj PCIe de 19 salidas Si53119, Silicon Laboratories
El modelo Si53119-EK de Silicon Laboratories es un kit de desarrollo y reloj PCIe que ofrece un alto nivel de rendimiento por vatio para aplicaciones de reloj, lo que resulta necesario para cumplir los estándares PCI Express® Gen1/2/3. Estos búferes y generadores de reloj presentan una potencia dos veces menor y pueden proporcionar hasta un 50% de margen respecto a las especificaciones de fluctuación PCI-Express. Los búferes y generadores de reloj PCIe Si53119-EK de Silicon Labs integran totalmente resistencias de terminación y reducen el coste de la lista de materiales, los requisitos de espacio en placa y la complejidad del diseño.
El Si53119 es un búfer de reloj diferencial HCSL de baja potencia y 19 salidas que cumple todos los requisitos de rendimiento de la especificación Intel DB1200ZL.
El Si53119 es un búfer de reloj diferencial HCSL de baja potencia y 19 salidas que cumple todos los requisitos de rendimiento de la especificación Intel DB1200ZL.
Diecinueve salidas HCSL PCIe Gen 3 de baja potencia de 0,7 V de inserción-extracción
Funcionamiento de PLL de 100 MHz /133 MHz, compatible con PCIe y QPI
La programación de SW SMBUS de ancho de banda PLL anula el valor de bloqueo del contacto de HW
9 direcciones SMBUS seleccionables
Dirección SMBus configurable que permite varios búferes en una red de control única con tensión de alimentación de 3,3 V
VDDIO independiente para salidas
PLL o modo de derivación
Tolerancia de espectro de distribución
Tensión de alimentación de E/S de 1,05 a 3,3 V
Retardo de salida a salida de 50 ps
Fluctuación de ciclo a ciclo de 50 ps (modo PLL)
Fluctuación de fase baja (conforme con Intel® QPI, PCIe Gen 1/Gen 2/Gen 3)
Retardo de entrada a salida de 100 ps
Rango de temperaturas ampliado: -40 a 85 °C
QFN de 72 contactos
Funcionamiento de PLL de 100 MHz /133 MHz, compatible con PCIe y QPI
La programación de SW SMBUS de ancho de banda PLL anula el valor de bloqueo del contacto de HW
9 direcciones SMBUS seleccionables
Dirección SMBus configurable que permite varios búferes en una red de control única con tensión de alimentación de 3,3 V
VDDIO independiente para salidas
PLL o modo de derivación
Tolerancia de espectro de distribución
Tensión de alimentación de E/S de 1,05 a 3,3 V
Retardo de salida a salida de 50 ps
Fluctuación de ciclo a ciclo de 50 ps (modo PLL)
Fluctuación de fase baja (conforme con Intel® QPI, PCIe Gen 1/Gen 2/Gen 3)
Retardo de entrada a salida de 100 ps
Rango de temperaturas ampliado: -40 a 85 °C
QFN de 72 contactos
Especificações
Atributo | Valor |
---|---|
Función de temporizador/reloj | Búfer de reloj |
Clasificación del kit | Placa de evaluación |
Dispositivo mostrado | Si53119 |