- Código RS:
- 778-5354
- Referência do fabricante:
- DK-DEV-5AGTD7N
- Fabricante:
- Altera
Produto Descatalogado
- Código RS:
- 778-5354
- Referência do fabricante:
- DK-DEV-5AGTD7N
- Fabricante:
- Altera
Legislação e Conformidade
Detalhes do produto
Kit de desarrollo Arria V GT FPGA, Altera
El kit de desarrollo Altera Arria® V GT FPGA proporciona un entorno de diseño completo que incluye todo el hardware y software necesario para desarrollar diseños FPGA completos y probarlos dentro de un entorno de sistema.
Unidad 1
Arria V GT FPGA: 5AGTFD7K3F40I3N
1.152 MB x 72 DDR3 SDRAM
4,5 MB (1 MB x 36) QDR II+ SRAM
Flash sinc. 1 Gb (x16)
Conector de borde PCI Express (PCIe) x8
HSMC puerto A (ocho canales transceptores)
USB 2.0
Comunicación Gigabit Ethernet
Puente entre chips con 29 entradas LVDS, 29 salidas LVDS y 8 transceptores
2 canales SFP+
Conector de ojo de buey (3 canales de transceptor de 10 Gbps)
Conector SMA (canal de transceptor de 10 Gbps)
Configuración: JTAG, PFL (Parallel Flash Loader) FPP (Fast Passive Parallel)
Botones, interruptores, LED y displays
Botón de reinicio de CPU
3 pulsadores de usuario
8 interruptores DIP
16 LED de usuario (incluidos ocho diodos bicolor)
3 LED PCIe
3 LED de estado HSMA
Display LCD de 2 líneas x 16 caracteres
Unidad 2
Arria V GT FPGA: 5AGTFD7K3F40I3N
Controlador de software x64 DDR3 SDRAM (o controlador de propiedad intelectual (IP) x32)
Puerto B HSMC (cuatro canales transceptores)
Puerto FMC (diez canales transceptores)
Puente entre chips con 29 entradas LVDS y 29 salidas LVDS y 8 transceptores
Canal de interfaz digital serie (SDI)
Conector de ojo de buey (canal transceptor de 6 Gbps)
Conector de ojo de buey (canal transceptor de 10 Gbps)
Conector SMA (canal de transceptor de 10 Gbps)
Configuración: JTAG, PFL (Parallel Flash Loader) FPP (Fast Passive Parallel)
Botones, interruptores, LED y displays
Botón de reinicio de CPU
3 pulsadores de usuario
8 interruptores DIP
16 LED de usuario (incluidos ocho diodos bicolor)
Controlador del sistema EPM2210GF324
Cable de descarga USB-Blaster II integrado EPM570GM100
Reloj: oscilador de 50 MHz y 148,5 MHz
100 MHz y cuatro osciladores programables de 4 salidas
Entrada SMA (LVPECL)
Alimentación: entrada dc de ordenador portátil, conector de borde PCIe
Control del sistema, potencia: (tensión, corriente y vataje), por unidad por carril
Arria V GT FPGA: 5AGTFD7K3F40I3N
1.152 MB x 72 DDR3 SDRAM
4,5 MB (1 MB x 36) QDR II+ SRAM
Flash sinc. 1 Gb (x16)
Conector de borde PCI Express (PCIe) x8
HSMC puerto A (ocho canales transceptores)
USB 2.0
Comunicación Gigabit Ethernet
Puente entre chips con 29 entradas LVDS, 29 salidas LVDS y 8 transceptores
2 canales SFP+
Conector de ojo de buey (3 canales de transceptor de 10 Gbps)
Conector SMA (canal de transceptor de 10 Gbps)
Configuración: JTAG, PFL (Parallel Flash Loader) FPP (Fast Passive Parallel)
Botones, interruptores, LED y displays
Botón de reinicio de CPU
3 pulsadores de usuario
8 interruptores DIP
16 LED de usuario (incluidos ocho diodos bicolor)
3 LED PCIe
3 LED de estado HSMA
Display LCD de 2 líneas x 16 caracteres
Unidad 2
Arria V GT FPGA: 5AGTFD7K3F40I3N
Controlador de software x64 DDR3 SDRAM (o controlador de propiedad intelectual (IP) x32)
Puerto B HSMC (cuatro canales transceptores)
Puerto FMC (diez canales transceptores)
Puente entre chips con 29 entradas LVDS y 29 salidas LVDS y 8 transceptores
Canal de interfaz digital serie (SDI)
Conector de ojo de buey (canal transceptor de 6 Gbps)
Conector de ojo de buey (canal transceptor de 10 Gbps)
Conector SMA (canal de transceptor de 10 Gbps)
Configuración: JTAG, PFL (Parallel Flash Loader) FPP (Fast Passive Parallel)
Botones, interruptores, LED y displays
Botón de reinicio de CPU
3 pulsadores de usuario
8 interruptores DIP
16 LED de usuario (incluidos ocho diodos bicolor)
Controlador del sistema EPM2210GF324
Cable de descarga USB-Blaster II integrado EPM570GM100
Reloj: oscilador de 50 MHz y 148,5 MHz
100 MHz y cuatro osciladores programables de 4 salidas
Entrada SMA (LVPECL)
Alimentación: entrada dc de ordenador portátil, conector de borde PCIe
Control del sistema, potencia: (tensión, corriente y vataje), por unidad por carril
Suministrado con
Tarjetas HSMC de depuración y bucle, kit de montaje de ojo de buey de Samtec, cables, documentación, software
Un FPGA es un dispositivo semiconductor compuesto de una matriz de bloques lógicos configurables (CLB) conectados mediante interconexiones programables. El usuario determina estas interconexiones mediante programación SRAM. Un CLB puede ser simple (puertas Y, O, etc) o complejo (un bloque de RAM). FPGA permite realizar cambios en un diseño incluso después de haber soldado el dispositivo en un PCB.
Especificações
Atributo | Valor |
---|---|
Tecnología de lógica programable | FPGA |
Clasificación del kit | Kit de desarrollo |
Dispositivo mostrado | 5AGTFD7K3F40I3N |
Nombre del kit | Arria V GT |