AEC-Q100 Circuito integrado frontal analógico, MCP3913A1-E/SS, 24 bits SPI, 6 canales, SSOP, 28 pines
- Código RS:
- 177-1640
- Referência do fabricante:
- MCP3913A1-E/SS
- Fabricante:
- Microchip
Temporariamente fora de stock. Disponível a 24/05/2024, com entrega em 4 dia(s) útil(eis).
Adicionado
Preço unitário (Em Tubo de 47)
4,246 €
| Unidades | Por unidade | Por Tubo* |
| 47 - 94 | 4,246 € | 199,562 € |
| 141 + | 3,851 € | 180,997 € |
| *preço indicativo | ||
- Código RS:
- 177-1640
- Referência do fabricante:
- MCP3913A1-E/SS
- Fabricante:
- Microchip
Documentação Técnica
Legislação e Conformidade
Detalhes do produto
El dispositivo MCP3913 es una interfaz analógica (AFE) de seis canales y 3 V que incluye seis ADC delta-sigma de muestreo síncrono, seis PGA, un bloque de compensación de retardo de fase, una referencia de tensión interna de baja deriva, registros de calibración de error de ganancia y offset digital, y una interfaz serie compatible con SPI de 20 MHz de alta velocidad.
Seis ADC delta-sigma de 24 bits de muestreo síncrono
SINAD de 94,5 dB, distorsión total por armónicos (THD) de –107 dBc (hasta el armónico 35), SFDR de 112 dBFS para cada canal
Proporciona un error de medición de potencia activa típico de un 0,1 % en un rango dinámico de 10.000:1
Funciones de seguridad avanzadas: suma de comprobación de redundancia cíclica (CRC) de 16 bits; suma de comprobación de CRC de 16 bits y alerta de interrupción para la configuración del mapa de registro; bloqueo del mapa de registro con clave de seguridad de 8 bits
Velocidad de datos programable de hasta 125 ksps
Relación de sobremuestreo de hasta 4.096
Potencia ultrabaja
SINAD de 94,5 dB, distorsión total por armónicos (THD) de –107 dBc (hasta el armónico 35), SFDR de 112 dBFS para cada canal
Proporciona un error de medición de potencia activa típico de un 0,1 % en un rango dinámico de 10.000:1
Funciones de seguridad avanzadas: suma de comprobación de redundancia cíclica (CRC) de 16 bits; suma de comprobación de CRC de 16 bits y alerta de interrupción para la configuración del mapa de registro; bloqueo del mapa de registro con clave de seguridad de 8 bits
Velocidad de datos programable de hasta 125 ksps
Relación de sobremuestreo de hasta 4.096
Potencia ultrabaja
Especificações
Atributo | Valor |
|---|---|
| Resolución | 24 bits |
| Tipo de Interfaz | SPI |
| Número de Canales por Chip | 6 |
| Tipo de Montaje | Montaje superficial |
| Tipo de Encapsulado | SSOP |
| Conteo de Pines | 28 |
| Dimensiones | 10.5 x 5.6 x 2mm |
| Altura | 2mm |
| Longitud | 10.5mm |
| Tensión de Alimentación Máxima de Funcionamiento | 3,6 V |
| Temperatura de Funcionamiento Mínima | -40 °C |
| Tensión de Alimentación de Funcionamiento Mínima | 2,7 V |
| Ancho | 5.6mm |
| Estándar de automoción | AEC-Q100 |
| Temperatura Máxima de Funcionamiento | +125 °C |