Circuito PLL SN74LV4046AN PDIP, 16-Pines, 3 → 5,5 V

A imagem representada pode não ser a do produto

Produto Descatalogado

Documentação Técnica

Lógica CMOS de tensión baja
Tensión de funcionamiento: 2 a 5,5
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS

Familia 74LV

Atributo	Valor
Frecuencia de Salida Máxima	38MHZ
Tipo de Montaje	Montaje en orificio pasante
Tipo de Encapsulado	PDIP
Corriente de Alimentación Máxima	±70 mA
Conteo de Pines	16
Dimensiones	19.69 x 6.6 x 4.57mm
Altura	4.57mm
Longitud	19.69mm
Tensión de Alimentación Máxima de Funcionamiento	5,5 V
Temperatura Máxima de Funcionamiento	+125 °C
Tensión de Alimentación de Funcionamiento Mínima	3 V
Temperatura de Funcionamiento Mínima	-40 °C
Ancho	6.6mm