NO, 74LVC06AT14-13, LVC, Drenaje Abierto, TSSOP 14 pines

A imagem representada pode não ser a do produto

Produto Descatalogado

Documentação Técnica

Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS

Familia 74LVC

Atributo	Valor
Familia Lógica	LVC
Función Lógica	NO
Tipo de Entrada	CMOS
Tipo de Salida	Drenaje Abierto
Tipo de Montaje	Montaje superficial
Tipo de Encapsulado	TSSOP
Conteo de Pines	14
Corriente Máxima de Salida de Alto Nivel	-32mA
Corriente Máxima de Salida de Bajo Nivel	32mA
Tipo de Retardo de Propagación Máxima @ CL Máximo	5 ns @ 2.7 V
Dimensiones	5.1 x 4.5 x 1.05mm
Tensión de Alimentación Máxima de Funcionamiento	5,5 V
Temperatura Máxima de Funcionamiento	+125 °C
Ancho	4.5mm
Condición de Prueba de Retardo de Propagación	50pF
Temperatura de Funcionamiento Mínima	-40 °C
Longitud	5.1mm
Tensión de Alimentación de Funcionamiento Mínima	1,65 V
Altura	1.05mm